Ingenieros eléctricos de la Universidad de California en Irvine (UC Irvine) han desarrollado un transceptor inalámbrico capaz de operar a frecuencias de hasta 140 gigahercios, logrando velocidades de transmisión de datos comparables a las de la fibra óptica y sentando las bases para una transición a los protocolos de transmisión de datos 6G y FutureG. Este avance tecnológico optimiza la conectividad de ciudades inteligentes, la fabricación automatizada y los centros de datos de alta eficiencia energética.
El chip de silicio combina tecnologías analógicas y digitales en una arquitectura denominada bits a antena, que permite que el transmisor y el receptor trabajen en conjunto para procesar señales a gran velocidad con menor consumo de energía que los dispositivos actuales, eliminando la dependencia de cables físicos.
Avances tecnológicos en comunicación inalámbrica
El trabajo del Laboratorio de Circuitos Integrados de Comunicación a Nanoescala de la UC Irvine se publicó en dos artículos de la revista IEEE Journal of Solid-State Circuits, en los que se detallan tanto el transmisor de bits a antena como el receptor de antena a bits, superando las limitaciones de las arquitecturas tradicionales de chips de señal mixta.
El desarrollo del transceptor es resultado de años de investigación que comenzaron en 2020, cuando se identificó que los convertidores digital-analógicos tradicionales consumen demasiada energía y limitan el rendimiento. La solución fue trasladar gran parte del procesamiento al dominio analógico, permitiendo alcanzar velocidades de hasta 120 gigabits por segundo sin sobrecalentamiento del chip.
El diseño del transmisor genera señales directamente en radiofrecuencia mediante subtransmisores sincronizados, evitando la complejidad y el alto consumo de energía de los convertidores digital-analógicos convencionales. Esta arquitectura mejora la eficiencia energética y la velocidad de transmisión, haciendo viable la conectividad ultrarrápida.
Reducir costos para una era de conectividad más eficiente
El receptor utiliza un método de demodulación analógica jerárquica, que descompone la señal en capas antes de digitalizarla. Esta técnica permite extraer los datos con una fracción de la energía que normalmente se requeriría, logrando que el chip receptor consuma apenas 230 milivatios, lo suficiente para aplicaciones portátiles.
La arquitectura del transceptor, fabricada con tecnología de silicio sobre aislante de 22 nanómetros, también facilita la producción masiva mediante procesos estándar de semiconductores. Esto reduce costos y permite una adopción más amplia en centros de datos, eliminando la necesidad de cableado de cobre complejo y optimizando el consumo energético.
Financiado por el programa Microelectronics Commons del Departamento de Defensa de EE. UU., este desarrollo abre la puerta a una nueva era de conectividad ultrarrápida y eficiente, clave para la expansión de tecnologías 6G, vehículos autónomos y computación perimetral con inteligencia artificial.